STMicroelectronics bygger ny PLP-pilotlina i Tours
Genom en tidigare avsatt summa på 60 miljoner dollar ska ST:s team ska vidareutveckla en metod för kapsling och testtillverkning av chip, som väntas tas i drift under tredje kvartalet 2026.
STMicroelectronics, en global aktör inom halvledarindustrin, gav under onsdagen detaljer kring utvecklingen av nästa generationer av Panel-Level Packaging (PLP)-teknologi genom en pilotlina vid sin anläggning i Tours i Frankrike. Utvecklingen av den nya PLP-pilotlinan i Tours stöds av en kapitalinvestering på över 60 miljoner dollar, redan avsatt som en del av företagets bredare program för att omforma produktionsstrukturen.
Storsatsar på PLP-teknik
PLP är en automatiserad kapslings- och testprocess för chip som uppges ge ökad produktionseffektivitet och sänkta kostnader. Med sin första generation av PLP-lina i drift i Malaysia och sitt globala FoU-nätverk planerar ST att utveckla nästa generationer av PLP-tekniken.
”Utvecklingen av våra PLP-kapaciteter vid vår anläggning i Tours syftar till att driva denna innovativa metod för kapsling och testtillverkning av chip framåt, öka effektivitet och flexibilitet och göra det möjligt att använda tekniken inom ett brett spektrum av applikationer, inklusive rf, analogt, kraft och mikrokontroller”, säger Fabio Gualandris, president för kvalitet, tillverkning och teknik på STMicroelectronics.
Han påpekar även att bolagets fabrik på Malta redan visat sin förmåga att leverera kapsling och test av chip i Europa.
"När vi omformar vårt globala produktionsnätverk kommer denna nya satsning i Tours att stärka våra kapaciteter inom process-, design- och tillverkningsinnovation och därigenom stödja utvecklingen av nästa generations chip i Europa", säger han.
Ytterligare synergier förväntas med det lokala FoU-ekosystemet, inklusive forskningscentret CERTEM. Programmet är inriktat på avancerad produktionsinfrastruktur och innebär nya uppdrag för vissa anläggningar i Frankrike och Italien.
Flera integrerade kretsar på större substratpanel
Panel Level Packaging är en metod där flera integrerade kretsar kapslas på en större rektangulär substratpanel, i stället för på enskilda runda wafers. Detta gör det möjligt att bearbeta fler kretsar samtidigt, vilket uppges minska kostnaderna. ST:s forsknings- och utvecklingsteam har arbetat med att prototypa och skala teknologin, vilket har resulterat i en PLP-DCI-process som i dag produceras i volymer på över fem miljoner enheter per dag i en automatiserad lina med paneler på 700x700 millimeter. PLP-DCI gör det också möjligt att integrera flera chip i avancerade kapslar, så kallade System in Package (SiP).
